Verilog状态机专栏目录：
Verilog状态机专栏目录：
简述状态机的基本知识，解释状态机时序电路与组合电路的选取依据。
FSM状态机可以不使用next_state,直接根据当前的current_state和inputs通过组合逻辑计算出来结果，在使用时序逻辑获得current_state吗？
该文章为内容未经严格验证，仅基于自身理解和非严谨实验，请读者多加甄别。
若有错误，欢迎在评论区指正。
本文主要探究always触发的具体时机。
本文是关于FPGA中Latch（锁存器）的定义及其规避原因的详细解析。
vivado在Linux环境下运行具有极高的优势，编译速度提升大幅度提升，CPU/内存利用率更高，因此大型项目通常需要在linux下运行。